Dato | Undervises av | Sted | Tema | Kommentarer / ressurser |
17.08.2015 | J?rgen Norendal | OJD Sem.rom Logo | Introduksjon + Kretsteknologier + Presentasjon av hardware til bruk i obliger | Introduksjon av kurset. Oversikt over PAL, PLD, CPLD, FPGA og ASIC/Max. Gjennomgang av Spartan 3 lab. kort/Spartan 3 dokumentasjon. Slides Norsk/English |
19.08.2015 | J?rgen Norendal | OJD Sem.rom Caml | Presentasjon av hardware til bruk i obliger i kurset. Design flyt (intro til lab) | Gjennomgang av Spartan 3 lab. kort/Spartan 3 dokumentasjon forts.Gjennomgang av designflyt og verkt?y for en typisk FPGA implementasjon. |
24.08.2015 | J?rgen Norendal | OJD Sem.rom Logo | Design flyt forts. (intro til lab) | Designflyt forts. |
26.08.2015 | J?rgen Norendal | OJD Sem.rom Caml | Design flyt forts. (intro til lab) | Designflyt forts. |
31.08.2015 | Roar Skogstr?m | OJD Sem.rom Logo | Kretsteknologier | Oppbygning og programmering av FPGA/Max kap. 2, siste del kap. 3, kap. 4 og 5. Slider |
02.09.2015 | J?rgen Norendal | OJD Sem.rom Caml | VHDL byggeblokker og testbenker forts. |
Introduksjon til digital design og VHDL. Entity, architecture, generics, testbench og configurations. / Zwo kap. 1, 2, 3 og 4. Slider og eksempler |
07.09.2015 | J?rgen Norendal | OJD Sem.rom Logo | VHDL byggeblokker og testbenker forts. |
Kombinatoriske og sekvensielle byggeblokker. Testbenker. / Zwo kap.4 og 6. Slider og eksempler
|
09.09.2015 | J?rgen Norendal | OJD Sem.rom Caml | Tilstandsmaskiner i VHDL |
Tilstandsmaskiner og kompleks sekvensiell logikk. Testbenker./ Zwo kap.5 og 7. Slider og eksempler. Du finner video av forelesningen i eDX |
14.09.2015 | Roar Skogstr?m | OJD Sem.rom Logo | Design metodikk og design med ASIC og FPGA. | FPGA og ASIC koderegler og designmetodikk/Eget stoff og Maxfield kap. 7 og 18. Slider |
16.09.2015 | J?rgen Norendal | OJD Sem.rom Caml |
Tilstandsmaskiner i VHDL. Funksjoner og prosedyrer |
Tilstandsmaskiner og kompleks sekvensiell logikk. Testbenker. / Zwo kap.5 og 7. Funksjoner og prosedyrer / Ashenden kap.7 Gjennomgang av standard IEEE-biblioteker. / Zwo kap7, Eget stoff + standard biblioteker. Slider og eksempler. Eksempelbiblioteker. |
21.09.2015 | Roar Skogstr?m | OJD Sem.rom Logo | Klokkenett og synkronisering av signaler | P.P.Chu kap. 16.1-6. Slider |
23.09.2015 | Roar Skogstr?m | OJD Sem.rom Caml | Reset logikk og CRU modulen til lab. 3 | Reset logikk med design eksempel til lab. 3. Kilts kap. 10. Slider |
05.10.2015 | J?rgen Norendal | OJD Sem.rom Logo |
Simuleringsmetodikk
|
Eksempler p? mer avanserte testbenker med bl.a fil I/O og simuleringsmodeller av omkringliggende kretser, bl.a. SRAM. / Zwo kap.8 + eget. Slider og eksempler. Artikkel om selvsjekkende testbenker.
|
07.10.2015 | Roar Skogstr?m | OJD Sem.rom Caml | Timing Constraints, DCM IP og FPGA editor. | Eget stoff og presentasjon om timing constraints fra Xilinx. Slider |
12.10.2015 | J?rgen Norendal | OJD Sem.rom Logo | Syntese. Chipscope Pro |
Zwo kap.9 + eget stoff. Chipscope vil bli demonstrert gjennom et relevant eksempel. Eget stoff og Chipscope eksempel. |
14.10.2015 | J?rgen Norendal | OJD Sem.rom Caml | Test |
Testing og design for testbarhet. / Zwo kap.10 og 11. Slider Video om JTAG |
19.10.2015 | Roar Skogstr?m | OJD Sem.rom Logo | Digital design i SystemVerilog. |
Pensum for INF4431-studenter, men interessant for alle. Pensum er kapittel 3, 4, 5.1-6, 6.5.1, 6.5.4, 7.4-5 og 9-3. Slider |
20.10.2015 | T?nnes Nygaard | OJD Sem.rom Caml | Introduksjon til Zync |
IKKE pensum Introdusjon til Zync SoC, med eksempel p? bruk av AXI interconnect |
21.10.2015 | Alexander Wold | OJD Sem.rom Caml | System on Chip (SoC) | Max kap 13, 17 og 19. Repetisjon av ASM diagrammer for lab3 og Xilinx produktomtale ZYNQ_7000 |
26.10.2015 | Alexander Wold | OJD Sem.rom Logo | System on Chip forts (SoC) | Gjennomgang av Xilinx MicroBlaze prosessor. Hardware design med Xilinx EDK. |
28.10.2015 | Alexander Wold | OJD Sem.rom Caml | Effektiv utnyttelse av FPGA teknologi. | Presentasjon fra Xilinx. |
02.11.2015 | Alexander Wold | OJD Sem.rom Logo | H?yniv?design og nye FPGA egenskaper | H?yniv? DSP design / Max kap. 12. H?yhastighets inn/ut-enheter, rekonfigurasjon. / Max kap. 21 og 22. |
09.11.2015 | J?rgen Norendal, Roar Skogstr?m og Alexander Wold | OJD Sem.rom Logo | Oppsummering | Gjennomgang av tidligere eksamensoppgave |
25.11.2015 | J?rgen Norendal, Roar Skogstr?m og Alexander Wold | OJD Sem.rom Caml | Sp?rretime |
Undervisningsplan
Publisert 16. aug. 2015 20:43
- Sist endret 9. nov. 2015 16:37